分分彩

新闻中心
联系我们
电话:0755-27967891
手机:18123903458 18924607158
联系人:陆小姐 吴先生
网址:
邮箱:
公司新闻您的位置:网站首页 > 公司新闻

IC打磨的流程一般先要进行软硬件划分

文章来源:发布时间:2012/5/29 14:20:50

IC打磨的流程一般先要进行软硬件划分,将设计基本分为两部分:芯片硬件设计和软件协同设计。芯片硬件设计包括:
  1.功能设计阶段。   设计人员产品的应用场合,设定一些诸如功能•●、操作速度•●、接口规格•●、环   境温度及消耗功率等规格,以做为将来电路设计时的依据。更可进一步规划软   件?榧坝布?楦萌绾位,哪些功能该整合于SOC 内,哪些功能可以设   计在电路板上。
  2.设计描述和行为级验证   供能设计完成后,可以依据功能将SOC 划分为若干功能?,并决定实现   这些功能将要使用的IP 核。此阶段将接影响了SOC 内部的架构及各?榧浠   动的讯号,及未来产品的可靠性。   决定?橹,可以用VHDL 或Verilog 等硬件描述语言实现各?榈纳杓。接着,利用VHDL 或Verilog 的电路仿真器,对设计进行功能验证(function   simulation,或行为验证 behavioral simulation)。   注意,这种功能仿真没有考虑电路实际的延迟,但无法获得精确的结果。
  3.逻辑综合   确定设计描述正确后,可以使用逻辑综合工具(synthesizer)进行综合。   综合过程中,需要选择适当的逻辑器件库(logic cell library),作为合成逻辑   电路时的参考依据。   硬件语言设计描述文件的编写风格是决定综合工具执行效率的一个重要   因素。事实上,综合工具支持的HDL 语法均是有限的,一些过于抽象的语法   只适于作为系统评估时的仿真模型,而不能被综合工具接受。   逻辑综合得到门级网表。
   信息来源:IC打磨

相关标签:IC打磨
相关信息